RANGKAIAN GERBANG LOGIKA, PENCACAHAN (COUNTER) DAN REGISTER (TEKNIK DIGITAL)

 MODUL I : RANGKAIAN GERBANG LOGIKA

Setelah melakukan praktikum modul I yakni tentang Rangkaian Gerbang Logika maka dapat dianalisa bahwa untuk membuat sebuah rangkaian gerbang logika dalam ilmu teknik, terutama teknik digital terlebih dahulu kita harus memahami bahwa terdapat tiga macam rangkaian gerbang logika dasar yang terdiri dari gerbang OR, And, dan NOT. Kita menggunakan gerbang OR apabila dihadapkan pada pada kondisi penjumlahan. Sedangkan gerbang And kita gunakan untuk perkalian. Yang terakhir adalah gerbang NOT, yang digunakan sebagai pembalik dalam rangkaian logika, gerbang NOT juga disebut inverter. Perlu kita ingat bahwa keluaran pada gerbang OR akan berlogika 1 jika salah satu atau semua masukan pada gerbang OR tersebut berlogika 1 dan keluarannya akan  memiliki nilai atau berlogika 0 jika dan hanya jika semua masukannya itu berlogika 0. Selanjutnya untuk keluaran pada gerbang And akan menghasilkan keluaran apabila masukannya berlogika 1 jika dan hanya jika semua masukannya berlogika 1. Serta keluarannya akan berlogika 0 apabila salah satu masukannya berlogika 0. Kemudian pada gerbang NOT, apabila masukannya berlogika 1 maka keluarannya akan berlogika 0, begitu pun sebaliknya.

Persamaan boolean pun dapat kita sederhanakan caranya adalah dengan menggunakan Karnaugh Map. Karnaugh Map merupakan suatu cara yang digunakan untuk menyederhanakan persamaan boolean. Cara untuk menyederhanakan persamaan boolean dengan menggunakan Karnaugh Map ini terbagi menjadi dua persamaan. Yakni minterm dan maxterm. Minterm merupakan penjumlahan dari perkalian. Sedangkan maxterm adalah perkalian dari penjumlahan. Dari hasil data yang diperoleh dari praktikum Rangkaian Gerbang Logika dapat dilihat bahwa untuk yang gerbang AND dan NAND dengan 3 masukan artinya inputnya terdiri dari 3komponen yakni C, B,dan A maka pada gerbang AND dan NAND tersebut apabila masukannya 1 maka akan menghasilkan output atau keluaran 1 juga, selain itu selebihnya 0. Jadi masukan lain selain 1 maka hasil outputnya akan menghasilkan 0. Lalu untuk gerbang OR dan NOR dengna tiga masukan, merupakan kebalikannya dari gerbang AND dan NAND dengan tiga masukan. Pada gerbang OR dan NOR dengan tiga masukan tersebut, apabila masukannya atau inputnya 0 maka hasil keluarannya adalah 0 selain itu selebihnya 1. Jadi, apabila ada masukan yang bernilai selain 0 maka outputnya akan 1. Sedangkan untuk rangkaian yang half adder, keluarannya berupa summary dan carry out. Pada half adder ini, apabila inputnya 0 maka keluarannya pun menjadi 0. Lalu apabila masukannya 1 – 1 maka keluarannya pun tetap akan 0 ini berlaku untuk keluaran yang summary. Sedangkan untui keluaran yang carry, masukan 1 – 1 maka akan menghasilkan keluaran 1.

KESIMPULAN

KESIMPULAN

Berdasarkan praktikum yang telah dilakukan, maka dapat disimpulkan tentang materi pada bab Rangkaian Gerbang Logika ini bahwa:

1)      Pada gerbang logika dasar, terdiri dari 3 macam yakni AND, OR, dan NOT.

2)      Gerbang And adalah gerbang perkalian dimana output akan berlogika “1” jika dan hanya jika semua inputnya berlogika “1” dan outputnya akan berlogika ‘0” jika salah satu masukannya berlogika “0”.

3)      Pada rangkaian gerbang logika terdapat istilah Karnaugh Map.

4)      Karnaugh Map adalah cara untuk menyederhanakan persamaan booelan yang paling sederhana.

5)      Karnaugh Map itu sendiri, terdapat dua macam bentuk persamaannya, yakni bentuk minterm dan maxterm.

6)      Minterm merupakan persamaan penjumlahan dari perkalian, sedangkan maxterm itu sendiri merupakan perkalian dari penjumlahan.

MODUL II : PENCACAHAN (COUNTER)

Pada praktikum modul II yang membahas mengenai pencacah atau counter dapat dianalisa bahwa rangkaian pencacah dapat terbentuk dari beberapa flip-flop (FF). Penyusunan rangkaian flip - flop ini mengikuti urutan yang telah ditentukan. Agar kita dapat menyusun sejumlah flip - flop yang memenuhi urutan – urutan perubahan, maka proses tersebut bergantung pada macam pencacahnya. Maksudnya adalah jenis flip – flop yang digunakan tersebut dapat sinkron atau tidak. Pencacah itu sendiri terbagi menjadi pencacah yang sinkron dan pencacah yang tak sinkron. Pencacah yang sinkron terdiri dari pencacah biner modulo – 8, pencacah biner modulo – 6, serta pencacah BCD (Binary Code Decimal). Sedangkan pencacah yang tak sinkron ini pun terdiri atas pencacah tak sinkron biner modulo – 8, dan pencacah tak sinkron biner modulo – 6.

Melihat hasil data yang diperoleh dari hasil praktikum, dapat dilihat bahwa pada rangkaian pencacah sinkron – biner modulo8, keluaran akan menjadi 0 kembali apabila pada pulsa klok yang ke-8. Lalu untuk pencacah sinkron modulo6, maka keluaran akan menjadi 0 kembali pada pulsa klok yang ke-6. Sedangkan paa pencacah sinkron yang BCD atau Binary Code Decimal, keluaran pada pencacah ini akan menjadi 0 kembali pada saat di pulsa klok yang ke-10 lalu selanjutnya (pulsa klok ke-11 dst) akan sama kembali lagi seperti pada pulsa klok yang ke-1. Untuk pencacah yang tak sinkron, yang terdiri atas pencacah asinkron biner modulo 8, sama halnya dengan pencacah sinkron biner modulo8. Jadi keluarannya akan menjadi 0 lagi hasilnya pada saat di putaran pulsa klok yang ke-8. Begitu pula untuk pencacah asinkron biner modulo6. Sama halnya dengan pencacah sinkron biner modulo6, jadi akan menghasilkan keluaran yang 0 apabila pada pulsa klok yang ke-6. Selebihnya akan seperti awal lagi. Maksudnya nilai dari keluaran itu akan sama lagi seperti keluaran pada pulsa klok yang ke-1 dan seterusnya. Lalu yang terakhir adalah bentuk pencacah asinkron BCD atau Binary Coded Decimal, pada pencacah asinkron BCD ini, kondisi keluaran yang menjadi 0 lagi akan ditemui apabila pada pulsa klok yang ke-8, setelah pulsa klok yang 8 itu maka pulsa klok yang ke-9 hingga yang ke-11 akan menghasilkan keluaran yang sama seperti pada keluaran pulsa klok putaran yang ke-1 begitupun seterusnya.

KESIMPULAN

KESIMPULAN

Dari praktikum yang sudah dipraktikumkan, saya menyimpulkan bahwa :

1)      Beberapa flip flop biasanya akan membentuk suatu rangkaian pencacah.

2)      Agar dapat menyusun sejumlah flip flop yang memenuhi urutan perubahan yang telah ditentukan maka bergantung pada macam pencacahnya.

3)      Pencacah itu sendiri terbagi menjadi dua bagian, yakni pencacah sinkron dan pencacah tak sinkron.

4)      Pencacah sinkron dibagi lagi menjadi beberapa bagian yakni pencacah sinkron modulo8, pencacah sinkron modulo6, dan pencacah BCD sinkron.

HASIL DATA

I.     Pencacah sinkron

a.    Pencacah Sinkron-biner modulo -8

Pulsa klok ke-	Keluaran
	QA	QB	QC
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0
9	0	0	1
10	0	1	0

b.    Pencacah sinkron-biner modulo -6

Pulsa klok    ke- Pulsa klok ke-	Keluaran
	QA	QB	QC
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	0	0	0
7	0	0	1
8	0	1	0

c.         Pencacah sinkron BCD (Binary Code Decimal)

Pulsa klok

ke-

Pulsa klok  ke-	Keluaran
	QD	QC	QB	QA
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	1	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	0	0	0	0
11	0	0	0	1

II.    Pencacah tak sinkron

a.         Pencacah asinkron-biner modulo8

Pulsa klok ke- Pulsa klok ke-	Keluaran
	QC	QB	QA
0	0	0	0
1	1	0	0
2	0	1	0
3	1	1	0
4	0	0	1
5	1	0	1
6	0	1	1
7	1	1	1
8	0	0	0
9	1	0	0
10	0	1	0

b.        Pencacah asinkron-biner modulo6

Pulsa klok

ke-

Pulsa klok ke-	Keluaran
	QC	QB	QA
0	0	0	0
1	1	0	0
2	0	1	0
3	1	1	0
4	0	0	1
5	1	0	1
6	0	0	0
7	1	0	0
8	0	1	0

c.         Pencacah asinkron BCD (Binary Coded Decimal)

Pulsa klok

ke-

Pulsa klok ke-	Keluaran
	QD	QC	QB	QA
0	0	0	0	0
1	1	0	0	0
2	0	1	0	1
3	1	1	0	1
4	0	0	1	0
5	1	0	1	0
6	0	1	1	1
7	1	1	1	1
8	0	0	0	0
9	1	0	0	0
10	0	1	0	1
11	1	1	0	1

MODUL III : REGISTER

Berdasarkan praktikum yang telah dilakukan, maka dari hasil praktikum modul III ini, yang membahas tentang Register dapat dianalisa jika rangkaian register memiliki fungsi untuk menyimpan data sementara yang kemudian akan diganti oleh data yang baru. Jadi register ini merupakan media untuk menyimpan data yang berupa satu atau beberapa flip – flop yang digabungkan menjadi satu. Perlu diingat bahwa register hanya dapat menyimpan data yang terdiri atas satu bit bilangan biner yakni yang terdiri atas satu bit bilangan biner yang terdiri dari 0 atau 1. Terdapat cara apabila kita ingin mengambil data dari suatu register. Caranya dengan rangkaian paralel dan seri. Dengan memparalelkan register yaitu data yang terdiri dari beberapa bit tersebut akan dimasukan dan dikeluarkan dari register secara serempak dan bersamaan. Sebaliknya, dengan cara yang serial adalah data yang bit demi bit itu yang dimasukan atau pun dikeluarkan dari register secara beruntun. Dalam praktikum register ini, kita pun dikenalkan dengan macam – macam register. Macam – macam register itu adalah PIPO (Register Paralel In – Paralel Out), SIPO (Register Serial In – Paralel Out), SISO (Register Serial In – Serial Out), dan PISO (Register Paralel In – Serial Out).

Pada register SISO (Register Serial In – Serial Out), data masukan serial akan digeser oleh sinyal clock T. Sebelumnya janganlah lupa, kita atur terlebih dahulu posisi kontrol R = 1 dan OE = 0 kemudian setelah itu, kita masukan data serial pada SE sesuai dengan perintah yang terdapat ditabel. Lalu untuk Register Paralel In – Paralel Out atau SISO sistematikanya adalah kita harus posisikan kondisi awal sinyal kontrolnya dengan S = 1, OE-nya = 0, dan R = 1 kemudian baru lah kita masukan input pada E5 hingga E1. Setelah kita beri masukan kita rubah kondisi S-nya menjadi = 0. Untuk register yang PISO (Register Paralel In – Serial Out) cara kerjanya seperti biasa, pada register SIPO ini pun sinyal clock T masih mempunyai peranan. Seperti yang kita ketahui, sinyal clock T dibutuhkan untuk menggeser data masukan serial. Tak lupa pada register SIPO ini pun kita harus mengatur kondisi awal sinyal kontrol R = 1 dan OE = 0, lalu kita masukan lagi masukan data serialnya pada SE yang sesuai pada tabel percobaan. Perlu kita ingat, pada register yang memerlukan peranan sinyal clock T, SE – nya harus disinkronkan dengan sinyal clock T tersebut, dan tombol sinyal clock T ditekan setelah penyetingan data pada SE. Untuk Register SIPO terdapat dua keluaran yang harus kita perhatikan, yakni keluaran dalam bentuk flip flop dan dalam bentuk register. Apabila kita ingin melihat hasil keluaran Register SIPO yang dalam bentuk paralel register maka kita harus mengaktifkan OE – nya menjadi = 0.

            KESIMPULAN

KESIMPULAN

Setelah melakukan praktikum, dan berdasarkan hasil data yang telah diperoleh maka dari praktikum modul III Teknik Digital tentang Register, dapat disimpulkan bahwa :

1)      Sinyal clock T pada rangkaian Teknik Digital Register, mempunyai fungsi untuk menggeser data pada masukan serial.

2)      Register merupakan media untuk menyimpan data yang terbentuk atau berasal dari satu atau beberapa flip flop. Namun hanya bersifat sementara, karena selanjutnya akan digantikan oleh data yang baru.

3)       Terdapat 2 macam cara untuk mengambil data dari suatu register, yakni dengan memparalelkan register dan mejadikan register menjadi serial.

4)      S dibuat menjadi = 0 tujuannya adalah untuk mengaktifasikan serial pada rangkaian register.

5)      Register terdiri dari 4 macam, yakni PIPO (Register Paralel In – Paralel Out), SIPO (Register Serial In – Paralel Out), SISO (Register Serial In – Serial Out), dan PISO (Register Paralel In – Serial Out)

HASIL DATA

1.      Register SISO (Serial Input – Serial Output)

Klok	Input Seri	Output Register
		O5	O4	O3	O2	O1
0	0	0  00	0	0	0	0
1	1	1    11	0	0	0	0
2	0	0	1	0	0	0
3	0	0	0	1	0	0
4	1	1	0	0	0	0
5	1	1	1	0	0	1
6	0	0	1	1	0	0
7	0	0	0	1	1	0
8	0	0	0	0	1	1
9	0	0	0	0	0	1
10	0	0	0	0	0	0
11	1	0	0	0	0	0
12	1	0	0	0	0	0
13	0	0	1	1	0	0
14	0	0	0	0	1	0
15	1	1	0	0	1	1
16	0	0	0	0	0	1
17	0	0	0	1	0	0
18	0	0	0	0	1	0
19	0	0	0	0	0	1
20	0	0	0	0	0	0
21
22
23
24
25
26
27
28
29
30

2.      Register PIPO (Paralel Input – Paralel Output)

INPUT PARALEL					OUTPUT REGISTER
E5	E4	E3	E2	E1	O5	O4	O3	O2	O1
1	0	0	0	1	1	0	0	0	1
1	1	0	0	1	1	1	0	0	1
0	0	1	1	0	0	0	1	1	0
1	1	0	1	0	1	1	0	1	0
0	0	0	1	1	0	0	0	1	1
0	1	1	0	0	0	1	1	0	0

3.      Register PISO (Paralel Input – Serial Output)

KLOK	INPUT PARALEL					OUTPUT REGISTER
	E5	E4	E3	E2	E1	O5	O4	O3	O2	O1
0	1	0	0	0	1	1	0	0	0	1
1	-	-	-	-	-	0	0	1	1	0
2	-	-	-	-	-	0	0	0	0	0
3	-	-	-	-	-	0	1	0	0	0
4	-	-	-	-	-	1	0	0	0	0
5	-	-	-	-	-	0	0	0	0	0
0	1	1	0	0	1	1	1	0	0	1
1	-	-	-	-	-	0	1	1	0	0
2	-	-	-	-	-	0	0	1`	1	0
3	-	-	-	-	-	0	0	0	1	1
4	-	-	-	-	-	0	0	0	0	1
5	-	-	-	-	-	0	0	0	0	0

4.      Register SIPO (Serial Input – Paralel Output)

KLOK	INPUT SERIAL	OE	OUTPUT FLIP-FLOP					OUTPUT REGISTER
			Q5	Q4	Q3	Q2	Q1	O5	O4	O3	O2	O1
0	-	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0	0	0
2	0	0	0	0	1	0	0	0	0	0	0	0
3	1	0	0	1	0	1	0	0	0	0	0	0
4	0	0	0	0	1	0	1	0	0	0	0	0
5	1	0	1	0	1	0	1	0	0	0	0	0
-	-	1	1	0	1	0	1	1	0	1	1	1
0	-	0	1	0	1	0	1	0	0	0	0	0
1	1	0	1	1	0	1	0	0	0	0	0	0
2	0	0	0	1	1	0	1	0	0	0	0	0
3	0	0	0	0	1	1	0	0	0	0	0	0
4	0	0	0	0	0	1	1	0	0	0	0	0
5	0	0	1	0	0	0	1	0	0	0	0	0
-	-	1	1	0	0	0	1	1	0	0	0	1

DAFTAR PUSTAKA

Penulisan laporan diambil dari :

Modul praktikum Teknik Digital tahun 2010/2011.